東芝デベロップメントエンジニアリング株式会社

HOMEインダストリアルシステム事例のご紹介2

事例のご紹介2

高速高周波対応基板・超高密度対応基板設計技術を活用した開発事例をご紹介します。

No.002 最新解析技術を活用した高速高周波/超高密度基板設計

  • お客様

    某製造業 様

  • 業種

    画像認識機器に関する開発・設計および試験・検査

困っている人

■お困りごと

  • 限られた基板サイズ内に部品を配置し、コストを抑えた基板仕様にしたい
  • 信号/電源品質を担保する、適切な部品配置とパターン設計に苦戦
  • 電流容量・電圧降下を考慮したパターン設計をしたいが知見がない

当社の提供技術:基板回路設計、熱解析・熱設計、SI/PI解析、電源共振解析

  • 基板レイアウト構想において、信号/電源品質水準を満たす形で指定基板サイズ内に部品を配置することが求められました。既存の筐体を流用することから、基板サイズを変更せずに要求性能を実現するため、以下の提案をしました。

    1.適切な基板層構成の提案(基板回路設計)

    各電源の電流容量や低電圧電源IR-DORPにおいて基準を満たす電源パターン形成とリターンGND確保。DRAMメモリのBytelane毎の等遅延配線とインピーダンスコントロールを実施し、信号/電源品質を確保する基板層構成を提案。

    2.SIシミュレーションのポスト解析(シミュレーション・解析)

    各層毎の伝搬遅延、VIA損失を考慮した、CPU/DRAMの適切な配線を実施。各種シミュレーション・解析を行い、問題無い事を確認。また、信号間クリアランスを十分に確保し、クロストークを抑制。信号パターンのインピーダンス安定化を実現。

    3.PI(電源品質)確保とEMI予防策(電源共振解析~要因特定)

    電源/リターンGNDのパターン幅・VIAを確保することにより、IR-DROPでCPU動作電圧以下とならないよう設計した。また、各電圧電源に対し電源共振解析を実施し、EMIの要因となりそうな箇所にコンデンサを追加する対策を実施、電源品質を担保。

  • CPU↔DRAM配線 IR-DROP対策 電源共振解析結果→コンデンサ追加箇所
↓

基板サイズの制限がある中で電源品質を担保し、障害の要因となるであろう箇所を特定し、予防策を実施しました。
お客様要望を整理し、綿密な進捗確認と最適化調整の結果、
既存基板サイズを変えることなく各要求水準を満たすイメージセンサユニットを実現しました。

■設計物の概要

  • 画像認識用イメージセンサユニット
  • 製品基板サイズ:120×35×1.4(mm)
  • 電源回路(DC/DC):入力DC24V/1A
  • 高速信号インターフェース:LPDDR2,DDR3L(~800Mbps:CLK400MHz) Giga-Ether(1000Base-T) USB2.0(480Mbps)など

東芝デベロップメントエンジニアリングトップページ | 個人情報保護方針  | サイトのご利用条件

TOPへ